LVDS M Integrované obvody LVDS a PECL

Úvod k LVDS M LVDS a PECL IC. LVDS (Low-Voltage Differential Signaling) je technologie diferenciálního přenosu signálu vyznačující se nízkou spotřebou energie a nízkými elektromagnetickými emisemi; odpovídající integrované obvody LVDS jsou navrženy pro vysokorychlostní-sériový přenos dat. Jeho základní princip spočívá v přenosu signálů pomocí nízkonapěťového kolísání (přibližně 350 mV) přes diferenciální pár, který využívá inherentní společný- režim potlačení diferenciálního přenosu k odstranění vnějšího elektromagnetického rušení. Ve srovnání se signalizací s jedním{7}}koncem to výrazně snižuje útlum signálu a přeslechy. Integrované obvody LVDS jsou primárně vhodné pro přenosové rychlosti od stovek Mb/s do několika Gb/s a jsou široce používány v aplikacích, jako jsou obrazovky LCD, rozhraní displejů notebooků a průmyslové desky pro vysokorychlostní- sběr dat. Umožňují stabilní,-přenos signálu na dlouhé vzdálenosti s extrémně nízkou spotřebou energie, přičemž nabízejí{12}}efektivitu nákladů a vynikající kompatibilitu, což z nich dělá jeden z nejpoužívanějších typů čipů rozhraní v oblasti středních-až{14}}vysokorychlostních{15}}diferenciálních přenosů.

LVDS (Multipoint Low{0}}Voltage Differential Signaling) je diferenciální přenosový standard vyvinutý z LVDS s M-LVDS integrovanými obvody speciálně optimalizovanými pro scénáře přenosu více-uzlových sběrnic. Zatímco tradiční LVDS podporuje pouze přenos mezi dvěma body-do{5}}bodu-neuspokojí potřeby více zařízení sdílejících jednu sběrnici,{7}}M-IC LVDS umožňují až 32 uzlů transceiveru na sběrnici úpravou výstupní impedance měniče a rozšířením běžného napěťového rozsahu{10}režimu přijímače. Zachovávají si základní výhody LVDS spočívající v kolísání nízkého napětí a nízkém rušení při dosahování přenosových rychlostí až 1 Gb/s. Tyto čipy se běžně používají v průmyslových řídicích fieldbus, více{14}}kanálové komunikaci na základní desce a v automobilových elektronických sběrnicích; řeší problémy se spolehlivostí signálu spojené s vysokorychlostním{15}}propojením více zařízení{16}}a ve srovnání s tradičními řešeními s diskrétními sběrnicemi nabízejí menší rozměry a vynikající odolnost proti rušení.

PECL (Positive Emitter-Coupled Logic) je vysokorychlostní-jednostranná-diferenciální logická obvodová technologie vyvinutá ze standardní Emitter-Coupled Logic (ECL); Integrované obvody PECL představují významnou produktovou kategorii v oblasti ultra-vysokorychlostní-digitální logiky a přenosu signálu. Jeho základní charakteristikou je použití kladného napájecího napětí (zatímco tradiční ECL obvykle používá záporné napájení; PECL je přizpůsoben pro kladné napájení 5V/3,3V, aby lépe vyhovoval moderním elektronickým systémům). Tím, že provozuje páry diferenciálních tranzistorů v nenasyceném stavu, zabraňuje zpoždění úložiště spojenému se saturací, čímž dosahuje extrémně vysokých přenosových rychlostí{11}}až v řádu desítek Gb/s{12}}se zpožděním signálu mnohem nižším než u logických obvodů TTL nebo CMOS. Integrované obvody PECL se často používají v aplikacích vyžadujících vysokou přesnost časování a přenosové rychlosti, jako je distribuce hodinového signálu, řízení vysokofrekvenčního signálu, vysokorychlostní propojení zadních desek a řízení optických{16} komunikačních modulů. Protože však spotřebovávají více energie než LVDS, jsou primárně určeny pro ultra-vysoko{19}}rychlostní a vysoce{20}}přenosový trh, kde nacházejí společné uplatnění v komunikačních základnových stanicích, špičkových{21}}testovacích a měřicích zařízeních a rozhraních s přepínacími čipy.