Ovladač vyrovnávací paměti a čip transceiveru

Ovladač vyrovnávací paměti a čip transceiveru patří mezi nejrozšířenější základní čipy rozhraní v elektronických systémech. Všechny slouží základní funkci řešení problémů, jako je nedostatečná schopnost měniče, impedanční nesoulad mezi stupni a degradace integrity signálu během přenosu signálu a zároveň poskytují izolaci a ochranu mezi různými doménami obvodů; jsou nezbytnými součástmi umožňujícími propojení a komunikaci mezi různými funkčními moduly.

Primární úlohou vyrovnávacího čipu je poskytovat impedanční izolaci a základní tvarování signálu mezi obvodovými stupni. U velké většiny -neinvertujících vyrovnávacích pamětí se výstupní logika přesně shoduje se vstupem, zatímco invertující vyrovnávací paměti jednoduše invertují logickou úroveň, aniž by se změnilo časování nebo logická pravidla původního signálu. Jejich základní hodnota spočívá v oddělení zátěžového vztahu mezi stupni: schopnost měniče primárního řídicího I/O portu je typicky omezená; je-li více periferních zařízení připojeno přímo, mohou být úrovně signálu snadno zkresleny vysokými periferními zátěžemi nebo může dojít k poškození průrazem v důsledku nadměrného spouštěcího proudu. Vložení vyrovnávací paměti umožňuje primárnímu stupni řídit pouze vstupní port s vysokou -impedancí vyrovnávací paměti, čímž se eliminuje potřeba zpracovávat aktuální spotřebu zátěže po proudu. Kromě toho, pokud navazující obvody zaznamenají anomálie, jako jsou zkraty nebo elektrostatický výboj (ESD), vyrovnávací paměť zablokuje přepětí a zabrání zpětnému přeslechu, který by mohl poškodit primární řídicí jádro. Většina -účelových vyrovnávacích pamětí podporuje tří{8}}stavový výstupní režim, který umožňuje výstupu přepnout do stavu s vysokou -impedancí a účinně se odpojit od sběrnice, aniž by narušoval přenos signálu jinými zařízeními; díky této funkci jsou vyrovnávací paměti široce použitelné pro rozšíření uzlů v nízkorychlostních paralelních sběrnicích. Určité sledovače napětí v analogové doméně také spadají do kategorie analogových vyrovnávacích pamětí; jsou speciálně navrženy pro impedanční přizpůsobení v malých{12}}cestách signálu a zabraňují amplitudovému útlumu způsobenému zátěží{13}}indukovaným dělením napětí během přenosu.